Jeffrey Cross
Jeffrey Cross

चिप स्तर के लिए खुला स्रोत लाना SiFive है

HiFive बोर्ड RISC-V चिप का उपयोग करता है, इसमें Arduino Uno के समान रूप कारक है। गैरेथ हाफक्री द्वारा फोटो। फ़ीचर और बैनर छवियों SiFive के सौजन्य से

अपडेट 5/4/17: SiFive ने RISC-V कोर के लाइसेंस के लिए अपने Coreplex IP को दो उपलब्ध डिज़ाइनों के साथ जारी किया है: E31 Coreplex और E51 Coreplex। आप उनकी वेबसाइट पर अधिक जान सकते हैं।


निर्माताओं में कस्टम, ओपन हार्डवेयर के प्रति रुचि बढ़ी है, जिसमें सामुदायिक-विकसित और साझा किए गए डिज़ाइन लाजिमी हैं। अरुदिनो और रास्पबेरी पाई जैसे कम लागत वाले विकास बोर्डों की उपलब्धता ने ओपन सोर्स सॉफ्टवेयर के साथ मिलकर नवीन, नए हार्डवेयर डिजाइन बनाने के साथ शुरुआत करना आसान बना दिया है।

पत्रिका के लेख यहाँ पढ़ें बनाना:। क्या आपके पास अभी तक कोई सदस्यता नहीं है? आज एक हो जाओ।

हालांकि, अधिक से अधिक नवाचार और उत्पादकता प्राप्त करने के लिए खुले स्रोत को गले लगाने के मामले में, हार्डवेयर उद्योग अभी भी सॉफ्टवेयर से बहुत पीछे है। अब तक, ओपन सोर्स हार्डवेयर आंदोलन को ऑफ-द-शेल्फ, वाणिज्यिक सिलिकॉन चिप्स के उपयोग द्वारा सीमित किया गया है। इन चिप्स में अक्सर ऐसे ब्लॉक शामिल होते हैं जो बंद स्रोत होते हैं। उनके प्रोग्रामिंग इंटरफेस को केवल गैर-प्रकटीकरण समझौतों के तहत एक्सेस किया जा सकता है, या अपारदर्शी पूर्वनिर्धारित सॉफ़्टवेयर "बाइनरी ब्लॉब्स" का उपयोग करके संशोधित या रिवर्स इंजीनियर नहीं किया जा सकता है।

कई उन्नत चिप्स भी कम मात्रा में खरीदने के लिए उपलब्ध नहीं हैं, क्योंकि विक्रेताओं को केवल उच्च मात्रा वाले ग्राहकों का समर्थन करने में रुचि है। कस्टम सिलिकॉन तकनीक तक पहुंच के बिना, निर्माता और छोटे स्टार्टअप वर्तमान में फील्ड-प्रोग्रामेबल गेट सरणियों (FPGAs) के साथ संयुक्त रूप से ऑफ-द-शेल्फ माइक्रोप्रोसेसर का उपयोग करने के लिए विवश हैं, जिसे कस्टम चिप डिजाइन का अनुकरण करने के लिए फिर से शुरू किया जा सकता है।

FPGAs, हालांकि प्रोटोटाइप के लिए उत्कृष्ट, बड़े उत्पादन में उपयोग करने के लिए बहुत महंगी और भूख लगी है। यूसी बर्कले में मेरे कंप्यूटर आर्किटेक्चर रिसर्च ग्रुप के साथ, ओपन सोर्स चिप्स की कमी के कारण मुझे ओपन सोर्स इंस्ट्रक्शन सेट आर्किटेक्चर (आईएसए) विकसित करना पड़ा। नवीनतम संस्करण, आरआईएससी-वी, हार्डवेयर डेवलपर्स को उनके हिस्सों पर पहुंच और पूर्ण शक्ति की अनुमति देता है - चिप के स्तर तक।

SiFive के HiFive बोर्ड की चिप में RISC-V निर्देश सेट होता है। RISC-V के रचनाकारों ने RISC-V डिज़ाइनों का व्यवसायीकरण करने और RISC-V पारिस्थितिकी तंत्र को विकसित करने के लिए SiFive की स्थापना की। गैरेथ हाफक्री द्वारा फोटो

सुधार की गुंजाइश

यूसी बर्कले में 2010 की शुरुआत में, हमारा अनुसंधान समूह विचार कर रहा था कि आईएसए को अपनी आगामी अनुसंधान परियोजनाओं के लिए कौन चुनना है। एक ISA निर्देशों के सेट को परिभाषित करता है जो एक माइक्रोप्रोसेसर समझता है। उदाहरण के लिए, Intel और AMD से लैपटॉप और सर्वर चिप्स केवल Intel x86 ISA में एन्कोडेड सॉफ़्टवेयर चलाते हैं, जबकि Apple, सैमसंग और अन्य से मोबाइल चिप्स केवल ARM ISA में एन्कोडेड सॉफ़्टवेयर चलाते हैं। आदर्श रूप से, हमारी शोध परियोजनाओं के लिए, हम सॉफ्टवेयर की एक विस्तृत श्रृंखला चलाने वाले अपने नए प्रोसेसर विचारों का मूल्यांकन करना चाहते थे। हमारी परियोजनाओं के लिए x86 या ARM का उपयोग करना स्पष्ट पसंद प्रतीत होता था, लेकिन तीन बड़ी समस्याओं ने हमें एक वैकल्पिक मार्ग के लिए मजबूर कर दिया।

हेप स्वजा द्वारा फोटो

पहला, ये दोनों आईएसएएस बड़े और जटिल हैं। इंटेल x86 की जड़ें 16-बिट 8086 चिप में हैं, जो 1970 के दशक के उत्तरार्ध में दस सप्ताह पहले एक अलग, अधिक महत्वाकांक्षी इंटेल आईएसए के बाजार में आने के बाद जल्दी से डिजाइन की गई थी। एक पल के फैसले में, आईबीएम ने अपने पहले पीसी प्रोटोटाइप के लिए इस चिप का सबसे सस्ता इंटेल 8088 वैरिएंट चुना और माइक्रोसॉफ्ट से थर्ड-पार्टी ऑपरेटिंग सॉफ्टवेयर लाया। इसने अनजाने में प्लेटफ़ॉर्म को क्लोन के लिए खुला छोड़ दिया और इंटेल और माइक्रोसॉफ्ट को आईबीएम पीसी प्लेटफॉर्म के प्रभुत्व के पीछे उद्योग के टाइटन्स में विकसित करने में सक्षम बनाया।

पीसी व्यवसाय से राजस्व के साथ फ्लश, इंटेल ने तेजी से x86 आईएसए को बढ़ाया, 16- से 32-बिट तक विस्तार किया और अब 64-बिट रजिस्टर - मूल जल्दबाजी में निर्मित नींव के साथ पीछे की संगतता का त्याग नहीं करने के लिए सचेत रहते हुए। लगभग 40 साल बाद, एक इंटेल वास्तुकार भी नहीं दावा करेगा कि x86 आईएसए सुरुचिपूर्ण है, और इस बारोक आईएसए के उच्च-प्रदर्शन कार्यान्वयन को एक छोटे विश्वविद्यालय टीम की पहुंच से परे, विशाल इंजीनियरिंग संसाधनों की आवश्यकता होती है।

इसके विपरीत, ARM ISA, इसकी जड़ें RISC (कम किए गए इंस्ट्रक्शन सेट कंप्यूटर) में हैं, जो आईबीएम, स्टैनफोर्ड यूनिवर्सिटी, और यूसी बर्कले द्वारा 1980 के दशक के प्रारंभ में किए गए आंदोलन, एक ऐसा आंदोलन था जिसने उच्च-प्रदर्शन कार्यान्वयन के लिए सरल ISAs को बढ़ावा दिया था। "RISC" को मेरे सहयोगी डेव पैटरसन ने दुनिया के पहले RISC-I और RISC-II चिप्स के नाम से बनाया था, जो कि UC बर्कले के नेतृत्व वाली परियोजना में उत्पादित किए गए थे, लेकिन अब RISC का उपयोग आमतौर पर शैली को संदर्भित करने के लिए किया जाता है।

1985 में, छात्र-नेतृत्व वाले यूसी बर्कले RISC प्रयास से प्रेरित होकर, इंग्लैंड के कैम्ब्रिज में एकोर्न कंप्यूटर में इंजीनियरों ने अपने स्वयं के उच्च-प्रदर्शन 32-बिट एकोर्न RISC मशीन (ARM) का निर्माण किया, जो उनके पहले इस्तेमाल किए गए 8-बिट 6502 माइक्रोप्रोसेसर को बदलने के लिए बनाया गया था। डेस्कटॉप। दुर्भाग्य से, एकोर्न RISC डेस्कटॉप मशीनें आईबीएम पीसी से बच नहीं सकीं।

हालांकि, इसकी कम लागत और कम शक्ति को देखते हुए, Apple ने इसे मूल न्यूटन हैंडहेल्ड प्रोजेक्ट के लिए चुना। Apple, वीएलएसआई टेक्नोलॉजी, और एकोर्न ने 1990 में एक नई कंपनी, ARM Ltd (ARM का अर्थ "उन्नत RISC मशीनें") बनाया और एक नया बिजनेस मॉडल बनाया। अपने स्वयं के चिप्स को बेचने के बजाय, एआरएम लाइसेंस प्राप्त प्रोसेसर ग्राहकों को चिप (SoCs) पर अपने स्वयं के सिस्टम में शामिल करने के लिए डिज़ाइन करता है। 2010 में वापस, ARM ISA हमारी जरूरतों को पूरा नहीं करता था; इसमें 64-बिट एड्रेसिंग का अभाव था और इसमें कई क्वर्क्स थे जो उच्च-प्रदर्शन कार्यान्वयन को जटिल करते थे। अब, एआरएम मोबाइल और एम्बेडेड SoC प्रोसेसर बाजार पर हावी है और लगभग हर स्मार्टफोन और टैबलेट के दिल में है।

हेप स्वजा द्वारा फोटो

दोनों आईएसएएस के साथ दूसरी बड़ी समस्या यह है कि वे खुले नहीं हैं। कंप्यूटिंग में आईएसए शायद सबसे महत्वपूर्ण इंटरफ़ेस है, क्योंकि यह सॉफ्टवेयर को हार्डवेयर से जोड़ता है। हालांकि, बहुत कम खुले आईएसएएस हुए हैं, भले ही कई अन्य कंप्यूटिंग भागों में खुले मानकों के आसपास निर्मित एक स्वस्थ पारिस्थितिकी तंत्र है।

इंटेल के अलावा, केवल एएमडी और वीआईए के पास x86- संगत प्रोसेसर बनाने का अधिकार है। एआरएम अन्य कंपनियों को लाइसेंस के बिना एआरएम-संगत प्रोसेसर बनाने या बेचने के लिए प्रतिबंधित करता है। हमारा मानना ​​था कि अनुसंधान के लिए अनुसंधान की गुणवत्ता और पुनरुत्पादकता में सुधार करने और अनुसंधान बुनियादी ढांचे के निर्माण के प्रयासों को साझा करने के लिए शोधकर्ताओं ने विस्तृत कोर डिजाइन साझा करना महत्वपूर्ण था। हमने कुछ मौजूदा खुले ISAs पर विचार किया, लेकिन उनके खिलाफ फैसला किया क्योंकि वे खुले स्रोत नहीं थे और अन्य तकनीकी कमियों के बीच 64-बिट डिज़ाइन का अभाव था।

तीसरी बड़ी समस्या इन आईएसएएस में विलुप्ति की कमी थी। मूर की विधि को समाप्त करने के साथ, हमारी अनुसंधान परियोजना कम्प्यूटरीकरण क्षमता में सुधार के लिए विशेष प्रोसेसर की जांच कर रही थी। मौजूदा आईएसए को बहुत विस्तार का समर्थन करने के लिए डिज़ाइन नहीं किया गया था, बेकार में प्रारंभिक आईएसए डिजाइन के लिए कई अनुदेश बिट्स का उपयोग किया गया था। दशकों के संवर्द्धन के बाद, नए एक्सटेंशन जोड़ने के लिए बहुत कम एन्कोडिंग स्थान बचा था। इसके अलावा, मुख्यधारा ISAs एक विशेष प्रसंस्करण इंजन के लिए एक कुशल आधार बनने के लिए बहुत बड़ा हो गया था।

हेप स्वजा द्वारा फोटो

यद्यपि हम मूल रूप से एक मौजूदा आईएसए का उपयोग करने के लिए तैयार हैं, हमने महसूस किया कि हमारा खुद का निर्माण वास्तव में सबसे अच्छा रास्ता हो सकता है, इसलिए हमने मई 2010 में अपना डिजाइन शुरू किया। हमने नए आईएसए का नाम "आरआईएससी-वी" रखा (उच्चारण "जोखिम-पांच ") UC बर्कले से RISC डिजाइन की पांचवीं पीढ़ी का प्रतिनिधित्व करने के लिए।

समुदाय के लिए कोलाहल

जब हमने डिजाइन पर काम किया, तब हम सहायक सॉफ्टवेयर और चिप कार्यान्वयन पर भी काम कर रहे थे। पहला आरआईएससी-वी कार्यान्वयन 2011 में 64-बिट रेवेन -1 चिप था, जिसे एसटी माइक्रोइलेक्ट्रॉनिक द्वारा दान की गई 28-एनएम एफडीएसओआई प्रक्रिया में गढ़ा गया था। इसके बाद, एक दर्जन से अधिक आरआईएससी-वी कार्यान्वयन यूसी बर्कले में निर्माण तकनीकों की एक श्रृंखला में पूरा किए गए हैं, और अधिक चल रहे हैं। अनुसंधान के अलावा, RISC-V का उपयोग विश्वविद्यालय की कक्षाओं की बढ़ती संख्या में किया गया, हमारे पाठ्यक्रम सामग्री को स्वतंत्र रूप से कक्षा वेबसाइटों पर पोस्ट किया गया।

आरआईएससी-वी आईएसए के लिए डिजाइन हमारे सॉफ्टवेयर और हार्डवेयर कार्यान्वयन अनुभव और आईएसए डिजाइन और उपयोग के पिछले तीस वर्षों में किए गए गलतियों से सीखने से इन पहले कुछ वर्षों में प्रभावित हुआ था। दुर्भाग्यवश, हमें इन परिवर्तनों के बारे में शिकायत करने वाले UC बर्कले के बाहर से ईमेल मिलने शुरू हो गए। वहाँ एक उपयोगकर्ता समुदाय था जो वास्तविक इंजीनियरिंग परियोजनाओं के लिए RISC-V और हमारे सॉफ़्टवेयर टूल पर निर्भर था। हमने महसूस किया कि मुक्त और खुले आईएसए मानक की मांग पहले की तुलना में बहुत अधिक थी।

हेप स्वजा द्वारा फोटो

मई 2014 तक, हमने आरआईएससी-वी बेस आईएसए डिज़ाइन में पर्याप्त विश्वास किया और इसे किया और इसे स्थायी रूप से फ्रीज करने के लिए कहा। उस गर्मी में, शिक्षा और उद्योग दोनों में आरआईएससी-वी की प्रोफाइल बढ़ाने के लिए डेव पैटरसन और मैंने निर्देश पत्रों की एक श्रृंखला लिखी कि निर्देश सेट क्यों मुक्त होना चाहिए। हम कोई तकनीकी कारण नहीं देख सकते हैं कि क्यों एक स्वतंत्र और खुला आईएसए मानक वर्तमान मालिकाना मानक की तुलना में, बस बेहतर तरीके से काम नहीं कर सकता है। इससे भी महत्वपूर्ण बात, हमें विश्वास था कि एक स्वतंत्र और खुला आईएसए खुले स्रोत और मालिकाना मानकों के बीच प्रतिस्पर्धा की अनुमति देकर बहुत अधिक नवाचार को सक्षम करेगा।

उदाहरण के लिए, एक SoC डिजाइनर को वर्तमान में एक प्रोसेसर विक्रेता को चुनना होगा, संभवतः एक प्रतिस्पर्धी बोली के माध्यम से, और फिर उस विक्रेता के स्वामित्व वाली ISA के साथ फंस गया है। अधिकांश SoC डिजाइनरों को उम्मीद है कि उनका उत्पाद एक दूसरे संस्करण को वारंट करने के लिए पर्याप्त सफल है, लेकिन उस बिंदु पर, आमतौर पर चिप के सभी सॉफ्टवेयर को दूसरे ISA में पोर्ट करना बहुत महंगा होगा। इसलिए एसओसी टीम को प्रभावी रूप से मालिकाना आईएसए की मूल पसंद में बंद कर दिया गया है, जो अगले दौर के लिए लाइसेंस वार्ता को बहुत कम प्रतिस्पर्धी बनाता है।

RISC-V जैसे एक खुले ISA के साथ, एक SoC डिज़ाइनर RISC-V कोर के कई विक्रेताओं के बीच चयन कर सकता है, एक ओपन-सोर्स डिज़ाइन का उपयोग कर सकता है, या बस अपना निर्माण कर सकता है। वास्तव में, जब हमने जनवरी 2015 में पहली RISC-V कार्यशाला का आयोजन किया, तो हमें यह जानकर आश्चर्य हुआ कि प्रारंभिक RISC-V प्रोसेसर मैसाचुसेट्स में रंबल डेवलपमेंट द्वारा निर्मित दंत कैमरों में पहले ही व्यावसायिक रूप से शिपिंग कर रहे थे। रंबल ने केवल तीन सप्ताह में एक FPGA में फिट होने के लिए अपना सरल RISC-V सॉफ्टकोर बनाया था।

एक सॉलिड फाउंडेशन बनाएं

हेप स्वजा द्वारा फोटो

जून 2015 में अगली कार्यशाला में भी उपस्थित लोगों के एक बड़े समूह के साथ बेच दिया। यह स्पष्ट था कि RISC-V परियोजना अब एक विश्वविद्यालय परियोजना से बड़ी थी। अगस्त 2015 में, मैंने RISC-V फाउंडेशन, एक 501 (c) (6) गैर-लाभकारी व्यापार संघ की स्थापना की, जो RISC-V ISA का प्रबंधन, सुरक्षा और संवर्धन करता है और रिक O’Connor को कार्यकारी निदेशक के रूप में नियुक्त किया है।

हमने जनवरी 2016 में सोलह सदस्यीय कंपनियों के साथ फाउंडेशन का शुभारंभ किया।जुलाई 2016 में चौथी आरआईएससी-वी कार्यशाला से, हम लगभग पचास सदस्यीय कंपनियों में बढ़ गए थे। RISC-V फाउंडेशन में सदस्यता छोटे स्टार्टअप कंपनियों से लेकर कंप्यूटिंग उद्योग की कुछ सबसे बड़ी कंपनियों तक है, जिनमें Google, Microsoft, IBM, HPE, Qualcomm और AMD शामिल हैं। यह सुनिश्चित करेगा कि आईएसए स्वतंत्र और खुला रहता है और आरआईएससी-वी ट्रेडमार्क के लाइसेंस का उपयोग करता है ताकि यह सुनिश्चित किया जा सके कि विखंडन से बचने के लिए वाणिज्यिक कार्यान्वयन युक्ति के साथ संगत रहे।

शेयर

एक टिप्पणी छोड़